Bronvermelding: https://jeweka.nl/category/theorie-en-werkboeken Module 5, Hoofdstuk 8, Paragraaf 8.4 Blz 281-283

De logische operatoren of elementaire logische schakelingen komen we als hardware tegen in de zogenaamde geïntegreerde schakelingen. Geïntegreerde schakelingen kunnen we beschouwen als kleine elektronische modules waarin bepaalde logische functies zijn ondergebracht. Zo zijn er ook Tellers, lees daarover meer hieronder!

Tellers in Schakelingen

Een teller (counter) is een volgordeschakeling die opeenvolgende pulsen op de klokingang ”C” kan tellen. Tellers kunnen ook als frequentiedelers worden gebruikt. Hierbij kan een frequentie door 2 of een macht van 2 (4, 8, 16 enzovoort) worden gedeeld.

De eenvoudigste teller kan gerealiseerd worden met een J-K flipflop, waarbij we zowel de J als K blijvend een ‘1’ maken. Door nu een pulssignaal op de klokingang aan te bieden zal, na elke twee volgende klokpulsen, de uitgang Q weer in zijn oorspronkelijke staat terugkomen. Dit is de Toggle Mode.

2 bits tellers die gebruikt worden in een tijdvolgorde-diagram

De teller heeft in dit geval dus twee tellerstanden ‘0’ en ‘1’. De teller doorloopt deze twee standen telkens opnieuw, oftewel cyclisch. We spreken dan ook wel over een cyclische teller. Ook zien we dat bij deze teller het principe van frequentiedeling, waarbij de klokpuls-frequentie door twee wordt gedeeld.

Wanneer op de uitgang Q een LED wordt aangesloten, kunnen we de werking van deze 1 bitsteller / 2 deler waarnemen. Van belang is dat tellers zonodig eerst worden ge-Reset door een signaal op de CLR-ingang van alle flipflops aan te bieden.

Asynchrone Tellers

Voor he cyclisch tellen van meer dan 2 bits moeten meerdere J-K flipflops achter elkaar geplaatst worden. Hierbij stuurt een J-K flipflop de klokingang van de opvolgende flipflop aan, waarbij wordt gesproken van een asynchrone teller. Het nadeel van deze teller is het schakeltijdverlies in elke flipflop.

Bij een opeenvolgende reeks flipflops zal het tijdsverlies verder toenemen, waardoor vertragingen in de data-overdracht ontstaan. Om deze reden wordt vaak de voorkeur gegeven aan synchrone tellers met aansturing door een centraal kloksignaal.

Voorbeeld asynchrone teller

Bij een 4 bits asynchrone decimale teller (decade counter) worden vier J-K flipflops achter elkaar geschakeld. Eerst wordt een CLR-signaal gegeven, waardoor alle Q uitgangen een ‘0’ worden. Na de eerste klokpuls zal de uitgang van de eerste flipflop een logische ‘1’ worden.

Na een tweede klokpuls verandert uitgang Q1 opnieuw en geeft daarbij een neergaande flank aan de klokingang van de tweede flipflop, waardoor ook Q2 verandert. Na het bereiken van de eindstand ‘1010’ komt de teller automatisch in de ‘0000’-stand terug en begint de telcyclus opnieuw.

Synchrone tellers

Bij de besproken asynchrone teller is iedere klokingang afhankelijk van de Q-uitgang van de vorige flipflop. We zagen dat dit relatief lange vertragingstijden oplevert. Hierom wordt vaak de voorkeur gegeven aan een teller waarbij de klokpulsen gelijktijdig aan alle flipflops in de teller schakeling worden aangeboden.

De flipflops zullen daardoor allemaal op hetzelfde moment schakelen. Deze teller schakeling werkt dan gelijktijdig ofwel ‘synchroon’. Er is voor de terugkoppeling wel een extra poort nodig.

Voorbeeld Synchrone Teller

Bij een 3 bits synchrone teller krijgen drie J-K flipflops hetzelfde kloksignaal binnen. Een AND-poort bestuurt de werking van de derde flipflop. Als de uitgang van deze poort ‘0’ is, dan komt de derde flipflop in een geheugen-mode (hold mode).

Is de uitgang van de AND-poort een ‘1’ dan schakelt de derde flipflop de ingang door (t-mode). Uit een tijdvolgorde-diagram is de werking van de synchrone teller schakeling verder af te leiden.

3-bits synchrone tellers zien er zo uit

Bronvermelding: https://jeweka.nl/category/theorie-en-werkboeken Module 5, Hoofdstuk 8, Paragraaf 8.4 Blz 281-283

Geef een reactie

Deze site gebruikt Akismet om spam te verminderen. Bekijk hoe je reactie-gegevens worden verwerkt.